首 页
大学试题
CMS专题
工学
经济学
专升本
法学
教育学
历史学
更多分类
搜索
题库考试答案搜索网 > 题目详情
当前位置：
首页
>
高速缓存器Cache介于CPU与主存之间，用于解决内存与外存的速度匹配问题，以提高存储速度。
>
题目详情
问题题干
答案解析
相关问题
热门问题
最新问题
问题详情
高速缓存器Cache介于CPU与主存之间，用于解决内存与外存的速度匹配问题，以提高存储速度。
A、正确
B、错误
时间：2021-12-26 22:17
关键词：
计算机基础
计算机科学技术
答案解析
错误
相关问题
CPU内部的高速缓存是一级Cache，CPU外部的高速缓存是二级Cache。
Cache（高速缓冲存储器）用于存放主存数据的部分拷贝，主存单元地址与Cache单元地址之间的转换工作由（）完成。
以下关于CPU与主存之间增加调整缓存（Cache）的叙述，不正确的是（）。
高速缓存器Cache介于CPU与主存之间，用于解决内存与外存的速度匹配问题，以提高存储速度。
在CPU与主存之间设置高速缓冲存储器（Cache），其目的是为了（）
最新问题
以下关于CPU与主存之问增加高速缓存(Cache)的叙述中，错误的是______。
以下关于CPU与主存之问增加高速缓存(cache)的叙述，不正确的是______。
位于CPU与主存之间的高速缓冲存储器Cache用于存放部分主存数据的拷贝，主存地址与Cache地址之间的转换工作由（）完成。
● 位于CPU与主存之间的高速缓冲存储器(Cache)用于存放部分主存数据的拷贝，主存地址与Cache地址之间的转换工作由（1）完成。
●位于CPU与主存之间的高速缓冲存储器Cache用于存放部分主存数据的拷贝，主存地址与Cache地址之间的转换工作由(1)完成。
Cache(高速缓冲存储器)用于存放主存数据的部分拷贝，主存单元地址与Cache单元地址之间的转换工作由(5)完成。
在多级存储系统中，Cache处在CPU和主存之间，解决(55)问题。若Cache和主存的存取时间分别为T1和T2，Cache的命中率为H，则该计算机实际存取时间为(56)。当CPU向存储器执行读操作时，首先访问Cache，若命中，则从Cache中取出指令或数据，否则从主存中取出，送(57)：当CPU向存储器执行写操作时，为了使Cache的内容和主存的内容保持一致，若采用(58)法，则同时写入Cache和主存。由于Cache容量比主存容量小，因此当Cache满时，执行把主存信息向Cache写入，就要淘汰Cache中已有的信息，为了提高Cache的命中率，采用一种(59)替换算法。
在多级存储系统中，Cache处在CPU和主存之间，解决(64)问题。若Cache和主存的存取时间分别T1和T2，Cache的命中率为H，则计算机实际存取时间为(65)。当CPU向存储器执行读操作时，首先访问Cache，如命中，则从Cache中取出指令或数据，否则从主存中取出，送(66)；当CPU向存储器执行写操作时，为了使Cache内容和主存的内容保持一致，若采用(67)法，同时写入Cache和主存。由于Cache容量比主存容量小，当Cache已写满时，但要主存信息写入Cache时，就要淘汰Cache中的已有信息。为了提高Cache的命中率，常采用一种(68)替换算法。
在CPU与主存之间设置高速缓冲存储器Cache，其目的是为了(15)。
在CPU与主存之间设置高速缓冲存储器(Cache)的目的是为了(2)。
别人在看
题库考试答案搜索网 > 题目详情
题库考试答案搜索网 > 题目详情