首 页
大学试题
CMS专题
工学
经济学
专升本
法学
教育学
历史学
更多分类
搜索
题库考试答案搜索网 > 题目详情
当前位置：
首页
>
某计算机字长为32位，存储器存取周期为100ns，则存储器的带宽为(10)；若CPU执行一段程序，访问存储器1600次，访问cache400次(cache的存储周期为50s)，则平均访问存储器的时间为(11)。(63)
>
题目详情
问题题干
答案解析
相关问题
热门问题
最新问题
问题详情
某计算机字长为32位，存储器存取周期为100ns，则存储器的带宽为(10)；若CPU执行一段程序，访问存储器1600次，访问cache400次(cache的存储周期为50s)，则平均访问存储器的时间为(11)。(63)
A、32×106bit/s
B、32×107bit/s
C、107bit/s
D、3200bit/s
时间：2022-06-02 17:48
关键词：
答案解析
B
相关问题
某计算机存储字长32位,假定在取指令阶段修改PC值,则PC的增量为__
若存储器的存储周期为100ns，每次读出一个字节，则该存储器的数据传送率为（）。
某计算机存储字长32位,假定在取指令阶段修改PC值,则PC的增量为__
若存储周期250ns,每次读出16 位,则该存储器的数据传送率为( )。
某计算机字长32位，其存储容量为4MB，若按字编址，它的寻址范围是________。
最新问题
在字长为16位、32位、64位或128位的计算机中，字长为（）位的计算机数据运算精度最高。
在计算机体系结构中，CPU内部包括程序计数器PC、存储器数据寄存器MDR、指令寄存器IR和存储器地址寄存器MAR等。若CPU要执行的指令为：MOVR0，＃100（即将数值100传送到寄存器R0中），则CPU首先要完成的操作是（）。
试题（1）在计算机体系结构中，CPU内部包括程序计数器PC、存储器数据寄存器MDR、指令寄存器IR和存储器地址寄存器MAR等。若CPU要执行的指令为：MOV R0, ＃100（即将数值100传送到寄存器R0中），则CPU首先要完成的操作是 （1） 。（1）
●在计算机体系结构中，CPU内部包括程序计数器PC、存储器数据寄存器MDR、指令寄存器IR和存储器地址寄存器MAR等。若CPU要执行的指令为：MOVR0,#100（即将数值100传送到寄存器R0中），则CPU首先要完成的操作是（1）。 （1）
在计算机体系结构中，CPU内部包括程序计数器PC、存储器数据寄存器MDR、指令寄存器IR和存储器地址寄存器MAR等。若CPU要执行的指令为：MOV RO，#100(即将数值100传送到寄存器R0中)，则CPU首先要完成的操作是(1)。
在计算机体系结构中，CPU内部包括程序计数器(PC)、存储器数据寄存器(MDR)、指令寄存器(IR)和存储器地址寄存器(MAR)等。若CPU要执行的指令为：MOV R1，#55(即将数值55传送到寄存器R1中)，则CPU首先要完成的操作是(3)。
假设某计算机的字长为8位，则十进制数（+67）10的反码表示为（）。
假设某计算机的字长为8位，则十进制数（-75）10的补码表示为（）。
假设某计算机的字长为8位，则十进制数（－100）10的反码表示为（）
在多级存储系统中，Cache处在CPU和主存之间，解决(55)问题。若Cache和主存的存取时间分别为T1和T2，Cache的命中率为H，则该计算机实际存取时间为(56)。当CPU向存储器执行读操作时，首先访问Cache，若命中，则从Cache中取出指令或数据，否则从主存中取出，送(57)：当CPU向存储器执行写操作时，为了使Cache的内容和主存的内容保持一致，若采用(58)法，则同时写入Cache和主存。由于Cache容量比主存容量小，因此当Cache满时，执行把主存信息向Cache写入，就要淘汰Cache中已有的信息，为了提高Cache的命中率，采用一种(59)替换算法。
别人在看
题库考试答案搜索网 > 题目详情
题库考试答案搜索网 > 题目详情