首 页
大学试题
CMS专题
工学
经济学
专升本
法学
教育学
历史学
更多分类
搜索
题库考试答案搜索网 > 题目详情
当前位置:
首页
>
在用数据选择器设计逻辑电路时,如果要求输入变量的个数m大于数据选择器的地址端个数n时,常用什么方法解决。()
>
题目详情
问题题干
答案解析
相关问题
热门问题
最新问题
问题详情
在用数据选择器设计逻辑电路时,如果要求输入变量的个数m大于数据选择器的地址端个数n时,常用什么方法解决。()
A、A.级连法
B、B.扩展法
C、C.降维法
D、D.重新选择器件,使m=n
时间:2022-01-02 09:14
关键词:
第五节数字电子技术
电气工程公共基础
答案解析
B| C| D
相关问题
(单选题)八路数据选择器,其地址输入端(选择控制端)有( ) 个 (5.0)
电路在任一时刻的输出仅仅与该时刻电路的输入有关,而与该时刻之前电路的状态无关,这样的数字逻辑电路称为( )。
一个8选一数据选择器的数据输入端有( )个。
一个16选一的数据选择器,其地址输入(选择控制输入)端有( )个。
一个数据选择器的地址输入端有3个时,最多可以有( )个数据信号输出。
最新问题
十六路数据选择器的地址输入(选择控制)端有()个
如果输入一个单引号,再输入数字数据,则数据靠单元格( )对齐
四选一数据选择器的数据输出Y与数据输入Di和地址码Ai之间的逻辑表达式为Y=()
组合逻辑电路当前的输出变量状态仅由输入变量的组合状态来决定,与原来状态________。
对于()逻辑只要输入变量中有一个为O,输出就为1,只有输入变量全部为1时,输出才为O。
公共选择理论的理论基础和逻辑起点是()。
简述用译码器或多路选择器实现组合逻辑电路的不同之处。
数据选择器和译码器各自功能及在实现组合逻辑函数设计的区别?
在用数据选择器设计逻辑电路时,如果要求输入变量的个数m大于数据选择器的地址端个数n时,常用什么方法解决。()
如果逻辑电路的输入信号采用"正逻辑"表示,则"与"逻辑的输入端应为()时,输出端为"1"。
别人在看